VMOS的开通与关断

就VMOS的开关而言，分布参数的主要要素是结电容，其他影响要素还包括引线、端电极、PN结、管芯本体（基区）的等效分布电容和分布电感，工作频率越高，上述“其他要素”的影响就越大。思索到栅极分布参数的VMOS的开关过程在本书第3章的3.3.4、3.3.5节曾经做了一些说明。

思索管子内部的分布参数以后，VMOS的开通与关断可以用图5.69所示的电路来说明。图5. 69中的RH（上拉电阻）、RL（下拉电阻）和RG（外部电路的栅极电阻）是为了防止栅极振荡而设的，RG(in) 内部栅极的等效电阻，在实际电路中足看不到的，Di为体二极管。

图5. 69电路的相关波形如图5.70所示，其中的(a)与本书第3章中的“图3. 16”所示的栅电荷充放电波形图是非常相似的。图中波形为了说明问题而特意作了水平扩展，与输入的方波相比较，栅极的理论波形变成了阶梯波。

在图5. 70(a)中，VMOS的开通被分红了四个阶段，以便于问题的说明。

第①阶段为栅极开通延迟阶段，栅极驱动信号主要对Cgs充电，直至栅极电压（相关于源极）升高到VMOS的开启电压VGS（th），同时，Cgd也会被缓慢充电，其容量也会略有减小。

第②阶段为漏极开通延迟阶段。在输人侧，Cgs和Cgd被继续充电，栅极电压继续上升，直至升高到“Miller Plateau Ievel”(米勒平顶电压)VGS（pD）。Cgs在这个阶段将被基本充溢，下一个阶段将主要对Cgd中止充电，而Cgd又称为米勒电容，VGS（pl）因此而得名。存输出侧，漏极电流疾速增加，直至抵达最大（负载额定电流），但是VMOS并非“真”的导通，漏源电压并没有变化，这是由于漏极和

源极的分布电感以及体二极管结电容的存在，这些电流源自上述分布电感的续流电流并对体二极管的结电容中止放电。

第③阶段为漏极导通阶段。这一阶段对输入侧而言，IG主要对Cgd中止充电，栅极电压基本不变，因此义称为“米勒平顶区”。对输出侧而言，体二极管完全关断，漏极电压疾速降落直至降到VGS（pl）而略高于饱和压降的水平。

第④阶段为饱和导通阶段。IG继续对cgd中止充电，使漏极的导通程度加深直至抵达完好饱和导通，cgs和Cgd被完好充溢，IG逐渐降低到接近于0的水平，而栅极电压则逐渐升到最高，抵达接近VDD的水平。不难发现，VMOS的开通功耗主要在②、③阶段产生：在②阶段，ID迅速提高，但是漏极电压基本不变，VMOS的漏源极相当于—个大电阻；而在③阶段，漏极电压有一个降落的过程，但是漏极电流维持在最大水平。

VMOS的关断同样可以用图5.70(b)的四个阶段中止说明。

第①阶段为栅极关断延迟阶段。栅极驱动电压反转后，首先对Cgs和Cgd进行放电，栅极电压从最大值降低到VGS(pl）。对输出侧而言，漏极的电压和电流都基本不变。

第②阶段为漏极关断延迟阶段。漏极电压（相关于源极）疾速升高，同样是由于漏源极分布参数和体二极管结电容的存在，漏极电流基本坚持不变。在输入侧，IG也继续对Cps和Cgd中止放电，ID的一部分则对Cgd中止充电（对IG而言．相当于放电）而且充电电流的数值要大于Ic对Cgd的放电电流，因此加速了Cgd的放电过程（对Ic而言）。对栅极电压而言，这个阶段和开通时的第③阶段是相同的，都处于“米勒平顶区”阶段。

第③阶段为漏极关断阶段。漏极电流疾速降落，IG主要对Cgs放电，由于Cgd的放电在第②阶段曾经基本完成。栅极电压降落到了VGS（th），漏极电流基本。降落到了0，漏极关断根本完成。假如负载不是纯阻性的，体二极管会在这个阶段导通，构成与ID方向相反的续流电流。

第④阶段为关断完成阶段。ID继续对Cgs放电直至放完，ID和VGS均降低到了最低程度，VMOS的关断完毕。

不难发现，关断过程中，关断功耗也主要发作在②、③阶段。

通常所说的开关功耗主要就是指开经过程中的开通功耗和关断过程中的关断功耗。由于开通与关断的时间实践上十分短，在此期间由于饱和导通惹起的功耗根本上能够疏忽。开关功耗不只仅是VMOS管芯自身产生的，还包括体：二极管的续流功耗。在大功率高频电路中，负载大多是理性负载，也有容性负载，极少有纯阻性负载，因而续流功耗常常更为可观。

联系方式：邹先生

联系电话：0755-83888366-8022

手机：18123972950

QQ：2880195519

联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1

关注KIA半导体工程专辑请搜微信号:“KIA半导体”或点击本文下方图片扫一扫进入官方微信“关注”

长按二维码识别关注